Jumat, 16 Juni 2023

M3 Laporan Akhir 2


PERCOBAAN 2a

 

1.    Jurnal(DAFTAR ISI)



2.    Alat dan Bahan(DAFTAR ISI)

1. Saklar SW-SPDT

2. Logic probe

3. Clock

4. Power Supply

5. IC 7493

6. IC 74LS90

7. Ground

3.    Rangkaian Simulasi(DAFTAR ISI)             



4.    Video Rangkaian(DAFTAR ISI)


5.    Analisa(DAFTAR ISI) 

    1. Analisa dan jelaskan perbedaan pada percobaan 2a dan perocbaan 2b?

        Perbedaan pada percobaan 2a dan 2b yaitu terletak pada input yang dipakai untuk pin CKB. DImana pada percobaan 2a inputnya dari sinyal clock yang membuat perhitungan tidak berurutan. Pada perocbaan 2b untuk inputnya diambil dari output Q0.


    2. Analisa dan jelaskan perbedaan input R9 dan R0??

        Untuk perbedaan input R9 dan R0  terletak pada input yang tersambnung pada rangkaian dalam IC tersebut. Input R9 terhubung ke pin S pada setiap flipflop dan R0 terhubung pada pin R pada setiap flipflop yang terdapat di dalam IC tersebut.


3. Analiasa dan jel;askan perbedaan input CKA dan CKB?

        Perbedaan pada input cka dan ckb terletak pada output yang dipengaruhinya. Input cka mempengarhi output Q0 dan input ckb mempengaruhi output Q1, Q2, dan Q3. Karena pada rangkaian dalam IC yang dipakai untuk cka terhubung ke Q0 dan untuk ckb terhubung ke Q1, Q2, dan Q3. Jadi perbedaannya terletak pada CKA hanya mempengaruhi Q0 dan ckb hanya mempengaruhi Q1, Q2, dan Q3.    

6.    Link Download(DAFTAR ISI)

Download HTML

Download Rangkaian

Download Video Rangkaian

Download datasheet 74LS90

Download datasheet 7493

at Tidak ada komentar:

M3 Laporan Akhir 1


PERCOBAAN 1

 

1.    Jurnal(DAFTAR ISI)



2.    Alat dan Bahan(DAFTAR ISI)

1. J-K Flipflop

2. Logic probe

3.Clock

3.    Rangkaian Simulasi(DAFTAR ISI)             



4.    Video Rangkaian(DAFTAR ISI)


5.    Analisa(DAFTAR ISI) 

    1. Analisa sinyal output yang dikeluarkan masing -  masing T flipflop? kenapa flipflop terakhir disebut MSB?

       Rangkaian yang digunakan yaitu rangkaian asyncronous counter. Dimana, output yang didapatkan pada masing masing t flipflop dipengaruhi oleh output pada flipflop sebelumnya yang terhubung ke pin T pada flipflop. Cara kerja rangkaian ini yaitu berkelanjutan yang mana pada rangkaian t flipflop awal diberi inputan sinyal CLOCK dan untuk t flipflop selanjutnya  berasal dari output t flipflop sebelumnya.

        Pada Rangkaian ini, MSB terletak pada bagian terakhir dikarenakan memiliki bobot yang paling besar dari sistem perhitunghan counter itu dan yang paling signifikan. MSB terletak diakhir, memungkinkan counter menghasilkan urutan bilangan desimal yang berurutan secara alami.


        2. Analisa falltime dan risetime pada clock terhadap output yang didapatkan?

        Pada rangkaian Asycrounous counter ini, sinyal clock masuk ke pin CLK pada flipflop yang pertama. Yang dimana pada pin CLK ini terdapat gerbang logika NOT. Maka pada kondisi falltime berpengaruh pada output yang dikeluarkan masing masing flipflop. Sedangkan kondisi risetime tidak akan mempengaruhi output karena ini merupakan keadaan active high dan juga karena terdapat gerbang logika NOT pada pin CLK.

6.    Link Download(DAFTAR ISI)

Download HTML

Download Video Rangkaian

at Tidak ada komentar:

Senin, 12 Juni 2023

Percobaan 2 Kondisi 4


TUGAS PENDAHULUAN
PERCOBAAN 2 KONDISI 4

1.        Kondisi(DAFTAR ISI)

        Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan led biasa dan seven common anoda segment dalam satu rangkaian

2.        Gambar Rangkaian(DAFTAR ISI)



3.        Video Simulasi(DAFTAR ISI)



4.        Prinsip Kerja(DAFTAR ISI)

    Pada rangkaian merupakan rangkaian Asynhcronus. Pada rangkaian, empat buah SW-SPDT terhubung ke input IC74LS90 yang terdiri dari R0(1), R0(2) atau Reset dan R9(1), R9(2) atau Set. Input CKA CKB tersambung ke CLOCK. CKA merupakan CLOCK untuk Q0 dan CKB merupakan CLOCK untuk Q1, Q2, Q3. Lalu output IC 74LS90 terhubung dengan resistor dan LED dan terhubung paralel ke decoder dan ke seven segment.

Ketika saklar 1 yang berlogika 1 dan saklar 2 yang berlogika 0 terhubung ke input R0(1) dan R0(2) serta saklar 3 berlogika 1 terhubung ke R9(1) dan saklar 4 berlogika 0 terhuubng ke input R9(2) maka arus akan mengalir ke LED dan menghidupkan LED sesuai dengan biner output pada IC74LS90 dan akan ditampilkan pada seven segment. IC 74LS90 akan menghitung dari 0-9 secara tidak berurutan. Agar IC74LS90 menghitungkan secara berurutan dengan cara menghubungkan CKB dengan ouput Q0.

Selanjutnya, dua buah SW-SPDT terhubung ke input IC7493 yang hanya terdiri dari input Reset R0(1) dan R0(2). Input CKA CKB tersambung ke CLOCK. CKA merupakan CLOCK untuk Q0 dan CKB merupakan CLOCK untuk Q1, Q2, Q3. Lalu output IC 7493 terhubung dengan resistor dan LED dan terhubung paralel ke decoder dan ke seven segment.

5.        Link Download(DAFTAR ISI)
        Download HTML
        Download RangkaianSimulasi
        Download VideoSimulasi
at Tidak ada komentar:

Percobaan 1 Kondisi 10


TUGAS PENDAHULUAN
PERCOBAAN 1 KONDISI 10

1.        Kondisi(DAFTAR ISI)

        Buatlah rangkaian seperti rangkaian percobaan 1 dengan menggunakan D flip flop dan output seven segment.

2.        Gambar Rangkaian(DAFTAR ISI)


3.        Video Simulasi(DAFTAR ISI)



4.        Prinsip Kerja(DAFTAR ISI)

Counter Asyncronous merupakan rangkaian D flip flop yang disusun secara seri dan output masing masing flip flopnya berlanjut karena sinyal CLOCK hanya terhubung ke D flip flop yang pertama.

Pada rangkaian ini menggunakan jenis rangkaian Counter Asyncronous. Yang mana pada rangkaian ini output masing-masing flip flop yang digunakan akan begulingan. Pada rangkaian ini, Arus berlogika 0 masuk ke pin R dan S dan input dari CLK selanjutnya berasal dari output Q. Untuk output D flip flop setiap rangkaian dihubungkan ke decoder. Decoder yang akan menerjemahkan output dari setiap D flip flop ke Seven Segment. 

5.        Link Download(DAFTAR ISI)
        Download HTML
        Download RangkaianSimulasi
        Download VideoSimulasi
at Tidak ada komentar:

Modul 3




Modul III
Counter


1. Tujuan [Kembali]
 
 1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.           2. Merangkai dan Menguji aplikasi dari sebuah Counter
 
 2. Alat dan Bahan [Kembali]
 

  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
4. Jumper
 
3. Dasar Teori [Kembali]

Counter  
Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.   
 
a. Counter Asyncronous   
Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

 
Gambar 3.3 Rangkaian Counter Asyncronous
 
b. Counter Syncronous   
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

 
Gambar 3.4 Rangkaian Counter Syncronous

at Tidak ada komentar:

Jumat, 02 Juni 2023

M2 Laporan Akhir 2


PERCOBAAN 1

 

1.    Jurnal(DAFTAR ISI)


2.    Alat dan Bahan(DAFTAR ISI)

a.    Modul D' Lorenzo

b.    Jumper 

3.    Rangkaian Simulasi(DAFTAR ISI)             


4.    Video Rangkaian(DAFTAR ISI)





5.    Analisa(DAFTAR ISI) 

1. Apa yang terjadi jika B1 diganti CLK pada kondisi 2?

    Pada kondisi 2 B0 dan B1 akan terhubung ke clock, nikai pada output akan berubah hanya pada kaki Q akan berkebalikan dengan sinyal CLOCK, sedangkan kaki Q' akan memiliki kondisi toggle karena berubah hanya apabila B2 berubah kondisi dari Active High ke Active Low

2. Apakah ada pengembangan terbaru dari T flipflop?

    T flipflop merupakan toggle flipflop yang dimana input T memungkinkan melakukukan perubahan pada output setiap kali berubah menjadi logika 1 pada sinyal clock.

3. Bagaimana proses pengolahan data saat kondisi toggle?

    Pada percobaan 2 kondisi toggle terjadi saat B0 dan B1 berlogika 1 dan kaki B2 diganti dengan clock. Kondisi ini terjadi pada rangkaian dan menghasilkan output yang bergantian antara dua keadaan logika yang berlawanan setiapkali sinyal input diberikan.

6.    Link Download(DAFTAR ISI)

Download HTML

Download Rangkaian

Download Video Rangkaian

Download Datasheet 74LS112

at Tidak ada komentar:

M2 Laporan Akhir 1


PERCOBAAN 1

 

1.    Jurnal(DAFTAR ISI)


2.    Alat dan Bahan(DAFTAR ISI)

a.    Power VCC

b.    Switch SW-SPDT

c.    Ground

c.    Logic Probe

d.    Clock

 

3.    Rangkaian Simulasi(DAFTAR ISI)             




4.    Video Rangkaian(DAFTAR ISI)



5.    Analisa(DAFTAR ISI) 

1. Bagaimana Jika B0 dan B1 sama-sama diberi logika 0. Apa yang terjadi pada rangkaian?

    Jika B0 dan B1 diberi logika 0, maka pada rangkaian J-K flipflop, untuk Q dan Q' berlogika 1. Dikarenakan pada kaki R dan S  yang terhubung pada kaki B0 dan B1 terdapat gerbang logika NOT. Untuk B2-B6 tidak ada pengaruhnya karena dalam keadaan don't care.

        Jika B0 dan B1 diberi logika 0, pada rangkaian D flipflop, untuk B5 bersifat don't care, Q dan Q' akan berlogika 1. Hal ini dikarenakan B0 dan B1 memiliki gerbang logika NOT yang menyebabkan outputnya dibalikan dari input.

2. Bagaimana jika B 3 diputuskan/ tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?

    Switch B3 terdapat pada rangkaian J-K flipflop yang terhubung ke pin CLK, output pada Q dan Q' akan dipengaruhi oleh B1, B2, B3, B4 tergantung logika yang diatur.

3. Bagaimana pengaruh pin RS pada JK dan D flipflop?

    Pin R digunakan untuk memberikan sinyal RESET. Pada rangkaian pin R terhubung  ke B0 apabila B0 berlogika 1 maka output akan berlogika 0, maka ini disebut kondisi RESET atau pemulihan.

    Pin S digunakan untuk memberikan sinyal SET. Padan rangakain pin R terhubung ke B1 apabila B1 diberi logika 0 maka outputnya akan dibalikan dan berlogika 1. Kondisi ini disebut kondisi SET atau pengaturan.

6.    Link Download(DAFTAR ISI)

Download HTML

Download Rangkaian

Download Video Rangkaian

Download Datasheet 74LS112

Download Datasheet 7474

at Tidak ada komentar:
Langganan: Postingan (Atom)

BAHAN PRESENTASI UNTUK PRAKTIKUM uP & uC 2023 Oleh : Farrel Luis Fadhlika NIM. 2110952049   Dosen Pengampu : Dr. Darwison, S. T., M. T. ...

  • Kontrol Irigasi Sawah
      Tugas Besar Mikroprosesor [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. File Download...
  • Modul 1
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Perco...
  • Tugas Besar Sensor
    RUANGAN PASIEN VIP PINTAR DI RUMAH SAKIT [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4...