PERCOBAAN 1
1. Jurnal(DAFTAR ISI)
2. Alat dan Bahan(DAFTAR ISI)
1. J-K Flipflop
2. Logic probe
3.Clock
3. Rangkaian Simulasi(DAFTAR ISI)
4. Video Rangkaian(DAFTAR ISI)
5. Analisa(DAFTAR ISI)
1. Analisa sinyal output yang dikeluarkan masing - masing T flipflop? kenapa flipflop terakhir disebut MSB?
Rangkaian yang digunakan yaitu rangkaian asyncronous counter. Dimana, output yang didapatkan pada masing masing t flipflop dipengaruhi oleh output pada flipflop sebelumnya yang terhubung ke pin T pada flipflop. Cara kerja rangkaian ini yaitu berkelanjutan yang mana pada rangkaian t flipflop awal diberi inputan sinyal CLOCK dan untuk t flipflop selanjutnya berasal dari output t flipflop sebelumnya.
Pada Rangkaian ini, MSB terletak pada bagian terakhir dikarenakan memiliki bobot yang paling besar dari sistem perhitunghan counter itu dan yang paling signifikan. MSB terletak diakhir, memungkinkan counter menghasilkan urutan bilangan desimal yang berurutan secara alami.
2. Analisa falltime dan risetime pada clock terhadap output yang didapatkan?
Pada rangkaian Asycrounous counter ini, sinyal clock masuk ke pin CLK pada flipflop yang pertama. Yang dimana pada pin CLK ini terdapat gerbang logika NOT. Maka pada kondisi falltime berpengaruh pada output yang dikeluarkan masing masing flipflop. Sedangkan kondisi risetime tidak akan mempengaruhi output karena ini merupakan keadaan active high dan juga karena terdapat gerbang logika NOT pada pin CLK.
6. Link Download(DAFTAR ISI)
Download HTML
Tidak ada komentar:
Posting Komentar