Sabtu, 08 Juli 2023

Laporan Akhir 2 Modul 4


PERCOBAAN 2

 

1.    Jurnal (DAFTAR ISI)


2.    Alat dan Bahan (DAFTAR ISI)

a.       Module D’Lorenzo

b.      Jumper

c.       Decoder 74LS47

d.      Seven Segment Common Anoda

3.    Rangkaian Simulasi (DAFTAR ISI)


4.    Video Rangkaian (DAFTAR ISI)


5.    Analisa (DAFTAR ISI)

1.      Analisa pengaruh LT, RBO, RBI, jika diaktifkan

-          Lamp Test (LT)

        LT memiliki fungsi mengatur LED pada sevent segment. Ketika LT aktif maka akan membuat LED pada sevent segment dapat menyala.

-          Ripple-Blanking Output (RBO)

    Jika pada seven segment ingin menampilkan 0-15 maka RBO harus high (berlogika 1). Namun ketika RBO low (berlogika 0) semua segmen output akan berlogika high terlepas dari keadaan kondisi input lainnya (lampu pada segmen mati).

-          Ripple-Blanking Input (RBI)

    Ketika RBI dan input A, B, C, dan D berada pada logika 0 (low), LT high dan output RBO akan low dan semua segmen output menjadi berlogika high.

2.      Analisa pengaruh bcd decoder to seven segment pada rangkaian

    BCD decoder akan memudahkan mengubah output biner ke decimal yang ditampilkan pada seven segment. Pada BCD decoder input sebanyak 4 biner akan diubah menjadi sebanyak tujuh output.

6.    Link Download (DAFTAR ISI)
        Download HTML

at Tidak ada komentar:

Laporan Akhir 1 Modul 4


Percobaan 1 

1.    Jurnal (DAFTAR ISI)


2.    Alat dan Bahan (DAFTAR ISI)
        a.       Module D’Lorenzo
        b.      Jumper

3.    Rangkaian Simulasi (DAFTAR ISI)


4.    Video Rangkaian (DAFTAR ISI)



5.    Analisa (DAFTAR ISI)

1.      Analisa Output yang dihasilkan tiap tiap kondisi

Pada rangkaian percobaan 1 terdapat empat buah JK flip flop. Pin C1 terhubung ke gerbang logika AND yang sudah mendapat input dari sinyal clock dan B2. Reset terhubung ke B0, set flip flop pertama-terakhir masing-masing terhubung ke B3’-B6, J-K terhubung ke B1, B2 terhubung ke gerbang AND.

    Kondisi 1, B3-B6=0; B0,B2=1; B1=X. Ketika B1 diatur 1101, maka akan terjadi kondisi SISO (Serial In Serial Out), karena output akan keluar secara satu per satu.

    Kondisi 2, B3-B6=0; B0=1; B1=X; B2= ↓. Ketika B1 diinputkan 1101 lalu terakhir B2 diatur dari 1 ke 0, maka akan terjadi kondisi SIPO (Serial In Paralel Out) karena pada output akan hanya memiliki satu keluaran.

    Kondisi 3, B3-B6=X; B1=0; B0,B2=1. Ketika B3-B6 diinputkan 1101, dan diberikan sekali clock maka akan terjadi kondisi PISO (Paralel In Serial Out) karena output keluar secara satu per satu

    Kondisi 4, B3-B6=X; B1=1; B0,B2=0. Ketika B3-B6 diinputkan 1101 dan diberikan sekali clock maka akan terjadi kondisi PIPO (Paralel In Paralel Output) karena pada keluaran/output hanya memiliki 1 keluaran dan juga sekali input data.

2.   Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan

            Pada rangkaian, gerbang AND memiliki dua input yaitu sinyal clock dan salah satu inputnya duhubungkkan ke saklar. Jadi ketika saklar diatur berlogika 1 maka output AND akan clock, namun saat saklar berlogika 0, maka output AND akan selalu berlogika 0. Ketika gerbang AND dihapus, maka pada pin C1 akan selalu clock, yang berakibat pada output hanya akan terjadi kondisi SISO, PISO karena AND pada rangkaian juga berfungsi untuk mematikan sinyal clock.

6.    Link Download (DAFTAR ISI)
        Download HTML
at Tidak ada komentar:

Rabu, 05 Juli 2023

Tugas Pendahuluan 3

 [KEMBALI KE MENU SEBELUMNYA]



1. Kondisi [Kembali]

Percobaan 3 Kondisi 5.
Buatlah rangkaian seperti gambar percobaan 3, ubah gerbang NOR 4 input 1 output menjadi gerbang OR dan gerbang OR satu input 2 output menjadi gerbang NOR 

2. Gambar Rangkaian Simulasi [Kembali]


sebelum dirunning


setelah dirunning


3. Video Simulasi [Kembali]



4. Prinsip Kerja [Kembali]

Pada rangkaian terdapat IC 74192, decoder 74LS47, seven segment, gerbang OR, gerbang NOR, dan enam buah SW-SPDT.

Pada IC 74192 SW1-SW4 dihubungkan ke input D0-D3 dan output dihubungkan parallel ke input gerbang OR dan ke decoder 74LS47 lalu ke seven segmen. Output gerbang OR dihubungkan ke input gerbang NOR yang salah satu kakinya sudah terhubung dengan clock dan ouput gerbang NOR dihubungkan ke pin DN, lalu pin UP diberi logika 1, pin PL dan MR dihubungkan ke saklar SW5 dan SW6.

Ketika PL tidak aktif atau berlogika 1 dan UP berlogika 1 maka output IC 74192 diumpan balikkan ke gerbang OR sehingga output gerbang OR berlogika 1 lalu dialiri ke salah satu kaki gerbang NOR sehingga pada gerbang NOR inputnya berlogika 1 dan clock sehingga outputnya NOR berlogika 0 lalu dialiri ke pin DN sehingga pada seven segment akan menampilkan angka tertinggi dikarenakan fungsi DOWN tidak bekerja karena tidak dipengaruhi clock.

Pada decoder terdapat pin BI/RBO yang berfungsi mematikan seven segment, pin RBI untuk mengawali seven segment berlogika 1 dan pin LT untuk mengcek semua lampu pada seven segment aktif.


5. Link Download [Kembali]
HTML download
Rangkaian Simulasi download
File Video Rangkaian download
Datasheet SW-SPDT download
Datasheet IC 74LS47 download
Datasheet Seven-Segment download

at Tidak ada komentar:

Tugas Pendahuluan 1

 [KEMBALI KE MENU SEBELUMNYA]



1. Kondisi [Kembali]

Percobaan 1 Kondisi 5.
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flip flop dan output seven segment common katoda.

2. Gambar Rangkaian Simulasi [Kembali]


  sebelum di running


setelah di running


3. Video Simulasi [Kembali]


4. Prinsip Kerja [Kembali]

Pada rangkaian shift register ini terdapat tujuh buah SW-SPDT, empat buah D flip flop, satu buah decoder, satu buah seven segment untuk menampilkan angka keluaran, dan satu buah gerbang logika AND yang dihubungkan ke CLK.

Masing-masing input SET flip flop terhubung ke saklar SW1-SW4. Input reset terhubung secara parallel ke saklar SW7. SW6 terhubung ke input D pada D flip flop pertama dan input D berikutnya terhubung ke output flip flop sebelumnya. SW5 terhubung ke gerbang AND yang salah satu kakinya sudah dihubungkan ke clock sehingga output gerbang AND terhubung parallel ke masing masing input CLK pada flip flop. Keluaran pada masing-masing flip flop dihubungkan ke decoder 74LS48 dan ke seven segment.

Ketika set dan reset flip flop berlogika 1 dan inpu D berlogika 0 maka pada flip flop akan aktif bergeseran dari flip flop pertama hingga flip flop terakhir sesuai dengan perpindahan clock.

Pada rangkaian ini masing masing output D flipflop terhubung ke pin A - D, setiap output yang ditampilkan juga dipengaruhi oleh input dari saklar yang terhubung. LSB terletak pada D flipflop 1 sedangkan MSB terletak di D flipflop 4. Misal output 1 = 1, 2 = 0, 3 = 0, 4 = 0, jika diurutkan maka akan menjadi 0001, ini akan menampilkan angka 1 pada seven segment. Lalu begitu seterusnya.



5. Link Download [Kembali]
HTML download
Rangkaian Simulasi download
File Video Rangkaian download
Datasheet Gerbang AND download
Datasheet IC 74LS47 download
Datasheet D Flip-Flop download
Datasheet Seven-Segment download
Datasheet SW-SPDT download


at Tidak ada komentar:

Modul 4

MODUL 4


1. Tujuan [Kembali]
  • Merangkai dan Menguji Shift Register. 
  • Merangkai dan Menguji aplikasi Shift Register pada Seven Segment.

2. Alat dan Bahan [Kembali]
  1.  Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S
  4. Jumper 



3. Dasar Teori [Kembali]
    
3.1 Shift Register
   Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memorisementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :
  1. Serial in serial out (SISO)
    Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.
    serial in serial out

  2. Serial in paralel out (SIPO)
    Register SIPO, mempunyaisatu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.
    serial in paralel out


  3. Paralel in serial out (PISO)
    Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).
    paralel in serial out


  4. Paralel in Paralel out (PIPO)
    Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.
    paralel in paralel out

3.2 Seven Segment
    Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9, juga bentuk huruf A sampai F (heksadesimal). 
    Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

seven segment katoda

seven segment anoda
at Tidak ada komentar:
Langganan: Postingan (Atom)

BAHAN PRESENTASI UNTUK PRAKTIKUM uP & uC 2023 Oleh : Farrel Luis Fadhlika NIM. 2110952049   Dosen Pengampu : Dr. Darwison, S. T., M. T. ...

  • Kontrol Irigasi Sawah
      Tugas Besar Mikroprosesor [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. File Download...
  • Modul 1
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Perco...
  • Tugas Besar Sensor
    RUANGAN PASIEN VIP PINTAR DI RUMAH SAKIT [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4...